전기회로,electric_circuit

electric circuit (회로)
electric network (회로망)
회로: circuit
회로망: network
회로는 모두 회로망이지만, 회로망이 모두 회로인 것은 아니다. 회로망(network) 중에서 닫혀 있는(closed) 것이 회로(circuit). 둘은 혼용하는 일이 잦다.
닫히지 않아 있어도 회로망에는 포함을 시킨다.

정의:
전기소자들의 결합.
소자(element) - 회로소자,circuit_element 참조.
전기회로: 전기소자,electric_element가 두 개 이상 연결되어 폐루프(closed_loop)를 형성하는 것 (최윤식)

Hayt Eng. Circuit Analysis 8e 맨 앞부분에 의하면
우선은 linear circuit analysis만 다룬다. (선형성,linearity, 선형계,linear_system)
  1. 직류해석 dc analysis : 전원,source이 시불변 // 직류,DC, 직류회로,DC_circuit
  2. 과도해석 transient analysis : 뭔가가(things) 자주 빠르게 변함. 이것들은 suddenly energized or de-energized.
  3. 교류해석 or 정현해석 ac or sinusoidal analysis (또는 가끔 페이저 해석 phasor analysis) : applies to both ac power and signals // 교류,AC 교류회로,AC_circuit 위상자,phasor 위상자해석,phasor_analysis
  4. 주파수 응답 frequency response : 넷 중 가장 일반적이며, 보통 시간에 따라 변하는 것을 다룸 (which is the most general of the four categories, but typically assumes something is changing with time.) // 주파수,frequency

Sub:
직류회로,DC_circuit (직류,DC)
교류회로,AC_circuit (교류,AC)
회로이론,circuit_theory
회로소자,circuit_element



[edit]

1. 연결 관련 표현


가지,branch (브랜치)
connection between nodes
소자(element)와 동일? 차이가 있다면?
가지 하나당 소자가 하나
소자 하나가 브랜치 하나

노드,node (마디)
branch의 교점.
그래프,graph 용어와 달리 단순 접점이 아니고, element 사이의 연결된.. 한 노드의 두 점 사이의 저항은 0
A node(마디) is a point where two or more circuit elements join.

노드 중에서 reference node를 정함. 그리하여 다른 노드의 전압은 reference node에 대해 상대적으로 결정.
어떤 노드도 reference node가 될 수 있지만 간단히 하는 두 방법은
the negative terminal of the 전압원/전류원
가장 많은 branch에 연결된 node
에서 reference node를 정하는 것.

ground (=reference node)

루프,loop (고리, 폐로)
A loop is any 닫힌경로,closed_path going through circuit elements.
A loop can visit (pass through) a node only one time.
independent loop는?
mesh
다른 loop를 포함하지 않는 (안이 텅 빈) loop
(비슷한 단어: 그물코, circuit, closed circuit)

terminal

cycle


연결,connection
series connection 직렬 연결 - same current
parallel connection 병렬 연결 - common voltage
직렬 연결 - 전류,electric_current가 같다
병렬 연결 - 전압,voltage이 같다



키르히호프_법칙,Kirchhoff_law
KCL은 주로 node를
KVL은 주로 mesh를 사용

연결 상태이므로 위상,topology(토폴로지, not 위상,phase)과도 관련이 있을듯?
연결,connection

전선,wire // wire자체는 '철사', ...등에도 해당
{
// 전선임을 명확히 하려면 electric wire

보호 외장을 했으면 케이블,cable.

비저항,resistivity이 낮은 - 금속,metal esp 구리(Cu), 알루미늄(Al)이 주로 사용

Sub
에나멜선 enameled_wire

hot/live wire: power_source(전원,source)의 positive terminal에 연결된 conductor - has nonzero voltage
neutral wire: power source의 negative terminal에 연결된 conductor - has no voltage
ground/earth: zero potential(0V)에 연결된 conductor
}

[edit]

2. 개방 vs 단락 회로, open vs short circuits

단락/개방 회로
short/open circuit

short circuit 단락 회로 저항=0 v=0
open circuit 개방 회로 저항=∞ i=0

[edit]

2.1. open circuit 개방회로

An open circuit between A and B means i=0.
Voltage across an open circuit: any value.
An open circuit is equivalent to: R=∞Ω.

[edit]

2.2. short circuit 단락회로

A short circuit between A and B means v=0.
Current through a short circuit: any value.
A short circuit is equivalent to: R=0Ω.


[edit]

3. v/i 분배


[edit]

3.1. 전압 분배 voltage division


직렬로 연결된 저항기,resistor는 전압,voltage을 나눠먹음(share).
Resistors in series "share" the voltage applied to them.

전체전압 v, 공통전류 i, 저항 $R_1,R_2$ 가 있으면 각 전압은
$v_1=v\frac{R_1}{R_1+R_2}$
$v_2=v\frac{R_2}{R_1+R_2}$

[edit]

3.2. 전류 분배 current division


병렬로 연결된 저항기는 전류를 나눠먹음.
Resistors in parallel "share" the current through them.

공통전압 $v,$ 전체전류 $i,$ 두 저항 $R_1,R_2$ 가 있으면 전류는
$i_1=i\frac{R_2}{R_1+R_2}$
$i_2=i\frac{R_1}{R_1+R_2}$
이렇게 나눠짐.


[edit]

4. 전기회로 해석 : 노드해석 vs 메시해석, nodal vs mesh analysis

nodal analysis assigns voltages to each node, and then we apply KCL
mesh analysis assigns currents to each mesh, and then we apply KVL


노드해석은 KCL을,
메시해석은 KVL을 사용.
rel. 키르히호프_법칙,Kirchhoff_law

[edit]

5. 관련 법칙

옴_법칙,Ohm_law
$v=Ri$
저항,resistance(R)과 컨덕턴스,conductance(G)는 역수이므로 위 식에서 v, i를 바꿀 수 있다.
$i=Gv$

키르히호프_법칙,Kirchhoff_law

송종현 회로이론-1 38분 http://www.kocw.net/home/search/kemView.do?kemId=1076465 CHK {
Kirchhoff의 고리규칙
회로 경로를 따라 퍼텐셜을 더해나가서 제자리로 돌아오면 퍼텐셜의 차이 0
저항 규칙 : 저항을 지날 때.
① 전류 방향으로 고리를 지날 때 저항을 지나면 $\Delta V=-iR$
② 전류 반대 방향으로 고리를 지날 때 저항을 지나면 $\Delta V=iR$
기전력 규칙
  1. 전류 방향으로 고리를 지날 때 기전력 장치를 지나면 $\Delta V=\mathcal{E}$
  2. 전류 반대 방향으로 고리를 지날 때 기전력 장치를 지나면 $\Delta V=-\mathcal{E}$
}

[edit]

6. 회로 정리들

[edit]

6.1. 중첩의 정리

중첩의 정리(superposition theorem), 중첩의 원리(principle of superposition)

chk:
전원이 둘 이상일 때 사용?
전원을 하나씩만 남기고 나머지를 없앤 것을, 나중에 중첩 - i.e. '대수적인 합을 구한다'?

정의 =
중첩의 정리는 이렇게 정의된다: “하나 이상의 전압원을 포함하는 선형회로에서 임의의 소자에 흐르는 전류는 단독으로 동작하는 개별 전압원에 의해 생성된 전류의 대수적 합과 같다. 또한, 임의의 소자에 걸리는 전압은 개별 전압원에 의해 생성된 전압의 대수적 합과 같다.”

방법 =
1. 하나의 독립 전원만 남기고 나머지 모든 독립 전원을 제거. (종속전원은 제거하지 않음)
제거한다는 말의 뜻:
전압=0일 경우는 전압원을 단락하는 것과 같으며, 전류=0인 것은 전류원을 개방하는 것과 같다.
2. 이 상태로 전류와 전압을 구함.
3. 나머지 독립 전원에 대해서도 같은 방식으로 전류와 전압을 구함.
4. 나온 값들을 모두 더함.

다른 서술:
  • 한번에 한 전원만 남겨놓고 다 없앤다.
    이때 없앤 전압원은 단락상태, 없앤 전류원은 개방상태로 둔다. (즉 전압원은 전압 0으로, 전류원은 전류 0으로)
    Dependent source는 냅둔다.
  • 이 상태에서 전류와 전압을 구한다.
  • 모든 전원에 대해 이것을 반복한다.

(Etc) 수학과 물리에 중첩원리가 있음. See 중첩원리,superposition_principle

[edit]

6.2. 테브난 정리 Thévenin's theorem


Thévenin's theorem

두 개의 단자를 가진 선형 회로는, 전압원과 저항 각각 하나로 연결된 등가회로로 대체될 수 있다는 정리. 전기회로,electric_circuit 단순화에 씀.

테브난 전압원 VTh
테브난 저항 RTh
순으로 구한다.


tmp
{
Thevenin 등가회로 구하기
  1. 부하저항 RL을 분리 (open)
  2. 개방된 부분 끝단 전압 VOC를 구한다. 이게 VTH (VOC = VTH)
  3. 전원을 잇고(short시키고)
  4. 남은 저항들의 등가저항을 구한다. 이게 RTH
}

[edit]

6.3. 노턴의 정리 Norton's theorem


RNo는 RTh와 똑같다.

tmp
{
  1. 부하저항(RL)을 단락시킨다 (short)
  2. 단락된 도선에 흐르는 전류를 구한다. 이건 INo가 된다.

}

노턴 equivalent circuit과 테브난 equivalent circuit과의 관계

RTh = RNo

VTh = INo RNo

INo = VTh / RTh

WpKo:노턴의_정리

위 둘은 쌍대관계.
tmp see https://m.blog.naver.com/duswhd612/80148615812

[edit]

6.4. 밀만의 정리 Millman's theorem

[edit]

6.5. 와이-델타 변환 Y-Δ transform

[edit]

6.6. 최대전력 ...

최대 전력 전송 이론 - maximum power transfer

[edit]

7. 등가회로 equivalent circuit

Thevenin equivalent:
전압원과 직렬 연결된 저항으로 단순화

Norton equivalent:
전류원과 병렬 연결된 저항으로 단순화

[edit]

8. Passive sign convention

[edit]

9. 방법

node-voltage method 마디전압법
mesh-current method 망전류법


[edit]

10. 연결 상태에 따라.. and 특성식

저항,resistance 명칭 특성식? 저항(again)
0 short circuit 단락회로V=0 R=0
∞ open circuit 개방회로I=0 R=∞

특성식은 영어 표현을 못 찾겠음. 확실한 건 characteristic equation은 다른 뜻이 더 많음.
회로 또는 소자 특성식
단락회로 short circuit, switch on V=0
개방회로 open circuit, switch off I=0
전압제어전압원 VCVS V=숫자Vx
전류제어전압원 CCVS V=숫자Ix
전류제어전류원 CCCS I=숫자Ix
전압제어전류원 VCCS I=숫자Vx
저항기,resistor 옴_법칙,Ohm_law V=RI, I=GV


직렬회로 I가 동일 V가 나눠짐, V=V1+V2+…+Vn 즉 전압분배
병렬회로,parallel_circuit I가 나눠짐, I=I1+I2+…+In 즉 전류분배 V가 동일
{
$n$ 개의 임피던스,impedance $Z_1,Z_2,\cdots,Z_n$ 을 병렬로 접속한 회로의 합성임피던스 $Z$ 는 다음 식을 만족한다.
$\frac1Z=\frac1{Z_1}+\frac1{Z_2}+\cdots+\frac1{Z_n}$
}

직렬저항회로 R=R₁+R₂+…+Rn
병렬저항회로


[edit]

11. 회로해석 electric circuit analysis

회로해석과 미분방정식,differential_equation의 관계
미분방정식의해(solution) : 등차해(homogeneous sol.) 와 특수해(particular sol.) 의 합
회로해석의 완전응답(complete response) : 과도응답(transient resp.) 과 정상상태응답(steady-state resp.) 의 합
합은 +가 아니라 ∪인 듯. CHK

일반적으로 미분방정식의 해는
등차해 homogeneous_solution 와 특수해,particular_solution의 합으로 표현할 수 있다.
회로해석에서는 이 해를 각각
과도응답 transient_response , 정상상태응답 steady-state_response 이라고 하고,
이 두 가지 응답의 합을 완전응답 complete_response 이라고 부른다.
과도응답은 전원이 없다고 생각하고 소자의 초기값,initial_value만 있다고 생각하여 얻은 해를 말하고,
정상상태응답은 주어진 회로의 전원함수 종류에 따라서 다르게 계산되는 해를 말한다.
(최윤식 기초회로이론 p22)

[edit]

12. 교재


Nilsson / Riedel
보유:

Hayt

Irwin

Alexander / Sadiku
Fundamentals of Electric Circuits

[edit]

13. Links

[edit]

13.1. Circuit Simulator

or circuit simulation



스파이스,SPICE - RR:스파이스,SPICE
{
Simulation Program with Integrated Circuit Emphasis
1972년 UC Berkeley에서 개발, 처음에는 중대형/워크스테이션에서만 사용 가능
1984년 MicroSim사에서 PSpice (Professional) 소개로 PC에서 사용할 수 있게 됨
1992년 PSpice 5.2에서 Windows 동작이 가능해짐
1998년 OrCAD에서 PSpice를 인수
2000년 cadence사에서 OrCAD사를 합병

Hayt 회로이론 9판은 LTspice 사용
}





단어에 대해
영어에서는 일반적으로 electrical network라고 하고, 전류가 흐르는 closed loop가 있을 경우 (tmp currently goto 닫힌경로,closed_path) electrical circuit이라고 함. (Wikipedia)
(한글 단어 '回路'에는 돌아온다는 의미가 있음. 하지만 영어 단어에선 일반적으로 network라고 하고 닫힌 경로가 있을 때만 circuit을 쓰는 것 같음.)
다시 말해, 전기회로와 electrical network에는 미묘한 뜻 차이가 존재함.
Twins:
WpKo:전기_회로 WpEn:Electrical_network
Up:
전자기학,electromagnetism
전자공학과_전기공학??
전기공학,electrical_engineering
----
  • [1] 이상현 강의 2020-09-07 48m, slide p10
  • [2] 2020-09-07 1h, slide p15 16
  • [3] slide p17