플립플롭,flip-flop

FF

래치,latch와 차이?
{
"Many people use the terms latch and flip-flop interchangeably. Technically, a latch is level triggered, whereas a flip-flop is edge triggered."[1]

둘의 차이는 동작 시점.
latch: level sensitive
flip-flop: edge sensitive (edge는 상승edge or 하강edge)

i.e.

latch: level-triggered.
특히
high level trigger
low level trigger ... Ggl:high level trigger low
flip-flop: edge-triggered. pulse를 그래프로 나타냈을 때, threshold value를 통과하는 시점에서 동작함. i.e. 변화 시점, transition 시점에서 동작함.
특히
0→1 시점에 (올라갈 때) 동작하면: positive edge triggered,
1→0 시점에 (내려갈 때) 동작하면: negative edge triggered.

}

두 개의 안정된(bistable) 상태 중 하나를 가지는 1비트 기억소자.
1 비트,bit의 정보를 저장(보관, 유지)할 수 있는 회로.
휘발성임. (전원,source이 지속적으로 유지되어야 정보가 유지됨)
두 상태,state를 번갈아 변화
순차회로,sequential_circuit의 기본 요소
축전기 충/방전을 기다릴 필요가 없음
읽기에서 내용이 파괴되지 않음 (비파괴 읽기)
리프레시 동작 필요 없음
레지스터,register같이 소용량으로 고속성이 요구되는 곳에 사용
피드백,feedback을 사용

먼저,
  • 출력 Q와 Q'는 반대(보수)

종류 /// 여기저기서 대충보고적음 chk
  • S-R (RS, reset-set)
    기본형 - 나머지 flipflop은 이걸 갖고 만듦, 두개의 nand 게이트로 구성
  • J-K (JK)
    RS에서 input이 1,1이 들어갈 수 없는 것을 보완한 것
  • T
    toggle. 1→0, 0→1
  • D
    delay. 시간지연. 값은 변화 없음. 1→1, 0→0

  • 클록,clock형 FF
  • 에지 트리거 FF
  • 주종형 FF



[edit]

1. RS 플립플롭, SR 플립플롭

Reset-set flip-flop, S-R latch, SR FF

SR NOR래치와 S'R' NAND래치가 있음

S R Qn+1 비고
0 0 이전상태 Qn 불변
0 1 0 리셋
1 0 1 셋
1 1 - 불허

S=0, R=0: 원래 상태 유지
S=0, R=1:
Qn=0이었다면 변화 없음
Qn=1이었다면 리셋 (0)
S=1, R=0:
Qn=0이었다면 Qn+1=1로 셋
Qn=1이었다면 불변 (1)
S=1, R=1:
출력은 보수 상태여야 함에 위배되므로 불허

Edge trigger S-R FF
트리거 종류
  • level trigger
  • edge trigger
래치,latch: 레벨 트리거를 하거나 클록을 사용하지 않는 기억소자


[edit]

2. D 플립플롭

Data flip-flop
D는 data 또는 delay를 의미

D Qn+1
0 1
1 0

에지 트리거 D 플립플롭
상승 에지 트리거 D FF
하강 에지 트리거 D FF

주종형 D 플립플롭



[edit]

3. Master-slave flip-flop

두단을 연결, 앞단이 마스터, 뒷단이 슬레이브

[edit]

4. T 플립플롭

T는 toggle 또는 trigger

T Qn+1
0 Qn
1 Q(부정)n 무슨뜻?....

클록형 T 플립플롭

[edit]

5. JK 플립플롭

RS 플립플롭과 T 플립플롭의 결합

클록형 JK 플립플롭

SR FF에서 S=1, R=1인 경우 출력이 불안정한 상태가 되는 것을 개선하여, S=1, R=1에서도 동작하도록 한 회로
J는 S(set), K는 R(reset)에 대응
J=1, K=1인 경우 출력은 이전 출력의 보수상태
가장 많이 사용되는 FF


단어:
전파지연시간 propagation delay time
설정시간 setup time
보류시간 hold time
펄스 폭 pulse width
최대 클럭 주파수 maximum clock frequency
이 이하에서 동작해야만 안정적으로 동작함
상승 에지 positive edge
하강 에지 negative edge


----