Difference between r1.25 and the current
@@ -1,4 +1,45 @@
#noindex
'''digital logic circuit'''
cmp Ggl:"analog logic circuit"
positive vs negative logic
||양논리/정논리/positive logic ||높은 전위? ||
||음논리/부논리/negative logic ||낮은 전위? 아님 0V? ||
주로 positive logic이 많이 쓰인다 함.
// [[전압,voltage]] [[전위,electric_potential]]
위의 것이 펄스파/펄스파형/pulse_wave/pulse_train 에서 쓰이는데 // QQQ 구형파 / rectangular_wave - 완전 동의어?
{
aka rectangular wave
rel. [[rectangular_function]]
[[시간,time]]이 지남에 따라 low 상태와 high 상태를 왔다갔다하는 [[전압,voltage]]레벨([[전위,electric_potential]]?)로 구성된다.
주기 펄스(periodic pulse) vs 비주기 펄스(non-periodic pulse)로 분류된다.
이상적인 pulse wave는 두 edge로 구성된다.
* leading edge = rising edge (상승 에지)
* trailing edge = falling edge (하강 에지)
https://i.imgur.com/rQlJQkRm.png
실제 pulse wave는
https://i.imgur.com/k3upMkmm.png
$t_r$ : 상승시간(rise time)
$t_f$ : 하강시간(fall time)
$t_w$ : 펄스 폭(pulse width)
그리고 $\frac{t_w}{T}(\times 100\%)$ 를 duty cycle이라 한다. // duty_cycle ... Google:pulse.wave+duty.cycle ... Up: [[순환,cycle]]
즉 [[주기,period]]에 대한 펄스 폭(pulse_width)의 비를 duty cycle이라 한다. // [[비,ratio]] [[비율,rate]]
----
[[WpKo:펄스파]]
[[WpEn:Pulse_wave]]
Namu:구형파
... Google:펄스파형
}
이건 여러 [[디지털신호,digital_signal]] { Up: [[신호,signal]] } 에 쓰임.. 물론 항상 이건 아니지만
//tmp notes [[Date(2021-06-21T17:42:28)]]
{
@@ -22,6 +63,7 @@
||buffer ||$a$ ||||inverter ||$\bar{a}$ ||$a'$ 도 쓰임 ||
// [[논리게이트,logic_gate]]
[[조합논리,combinational_logic]] - 시간과 무관
[[순차논리,sequential_logic]] - 시간 개념 포함 ....CHK
@@ -104,10 +146,17 @@
Fundamentals of Logic DesignRoth, Kinney
[[ISBN(1133628478)]] 7e (2013)
Digital Design and Computer Architecture
David Harris, Sarah Harris
[[ISBN(9382291520)]] 2e (2012)
ISBN 10: 9382291520 ISBN 13: 9789382291527
= MKL =
[[베릴로그,Verilog]]
----
[[WpKo:논리_회로]]
Up: [[전자공학,electronics]] > [[전자회로,electronic_circuit]]
positive vs negative logic
주로 positive logic이 많이 쓰인다 함.
// 전압,voltage 전위,electric_potential
양논리/정논리/positive logic | 높은 전위? |
음논리/부논리/negative logic | 낮은 전위? 아님 0V? |
// 전압,voltage 전위,electric_potential
위의 것이 펄스파/펄스파형/pulse_wave/pulse_train 에서 쓰이는데 // QQQ 구형파 / rectangular_wave - 완전 동의어?
{
aka rectangular wave
rel. rectangular_function
{
aka rectangular wave
rel. rectangular_function
시간,time이 지남에 따라 low 상태와 high 상태를 왔다갔다하는 전압,voltage레벨(전위,electric_potential?)로 구성된다.
주기 펄스(periodic pulse) vs 비주기 펄스(non-periodic pulse)로 분류된다.
주기 펄스(periodic pulse) vs 비주기 펄스(non-periodic pulse)로 분류된다.
이상적인 pulse wave는 두 edge로 구성된다.
- leading edge = rising edge (상승 에지)
- trailing edge = falling edge (하강 에지)
실제 pulse wave는
즉 주기,period에 대한 펄스 폭(pulse_width)의 비를 duty cycle이라 한다. // 비,ratio 비율,rate
: 상승시간(rise time)
: 하강시간(fall time)
: 펄스 폭(pulse width)
그리고 를 duty cycle이라 한다. // duty_cycle ... pulse.wave duty.cycle ... Up: 순환,cycle: 하강시간(fall time)
: 펄스 폭(pulse width)
즉 주기,period에 대한 펄스 폭(pulse_width)의 비를 duty cycle이라 한다. // 비,ratio 비율,rate
//tmp notes 2021-06-22
{
QQQ 논리회로과목은 보통 1. 조합회로 2. 순차회로 순으로 배운다? 이유? 암튼 이것들은 둘다 논리게이트,logic_gate로 이루어지며,
{
QQQ 논리회로과목은 보통 1. 조합회로 2. 순차회로 순으로 배운다? 이유? 암튼 이것들은 둘다 논리게이트,logic_gate로 이루어지며,
조합회로 | 순차회로 |
조합논리 | 순차논리 |
}
//// 위에꺼 pagename 이걸로?? 내용 대충적음.chk.
{
조합회로,combinational_circuit
동기식 순차회로
비동기식 순차회로
}
{
조합회로,combinational_circuit
입력 신호만으로 출력이 결정되는 회로
일정 시점의 출력값이 일정 시점의 입력값에 의해서만 결정되는 논리회로. 즉 저장능력이 없음. 현재 상태,state를 저장하고 있지 않음.
ex. 가산기,adder 감산기,subtractor 비교기,comparator
순차회로,sequential_circuit일정 시점의 출력값이 일정 시점의 입력값에 의해서만 결정되는 논리회로. 즉 저장능력이 없음. 현재 상태,state를 저장하고 있지 않음.
ex. 가산기,adder 감산기,subtractor 비교기,comparator
동기식 순차회로
비동기식 순차회로
}
대충적음rechk
{
조합논리회로 combinatorial logic circuit : 입력의 변화가 바로 출력에 반영되는 회로
순차논리회로 sequential logic circuit : 상태값이 저장되어 있고, 그 상태값이 다시 입력으로 들어가서 다음상태값과 출력을 결정하는 회로
{
조합논리회로 combinatorial logic circuit : 입력의 변화가 바로 출력에 반영되는 회로
순차논리회로 sequential logic circuit : 상태값이 저장되어 있고, 그 상태값이 다시 입력으로 들어가서 다음상태값과 출력을 결정하는 회로
...pagename 길어서 다음으로?
조합회로 - 출력값이 입력값에 의해 결정
순차회로 - 출력값이 입력값과 내부상태값에 의해 결정
}
순차회로 - 출력값이 입력값과 내부상태값에 의해 결정
}
CHK
{
{
논리함수,logical_function
: n개의 논리값을 입력받아 하나의 논리값을 출력하는 함수,function
.... logic_function ??
...... 이런게 있나? 논리함수 페이지가 과연 필요? 논리게이트,logic_gate에 적으면 100%충분?
논리연산,logical_operation.... logic_function ??
...... 이런게 있나? 논리함수 페이지가 과연 필요? 논리게이트,logic_gate에 적으면 100%충분?
}
Sub:
Boolean logic을 구현하기 위해 최소 몇 가지의 operator가 필요할까? 정답은 1개다. nand. 즉 이것이 universal operator이다. 이것만이 유일하지는 않다. xor도 된다.
NOT 만들기
P | Q | P NAND Q |
F | F | T |
F | T | T |
T | F | T |
T | T | F |
P NAND P = NOT(P)
AND 만들기NOT(P NAND Q) = P AND Q
OR 만들기NOT(P AND Q) = NOT(P) OR NOT(Q) ...(de Morgan's)
NOT(P) NAND NOT(Q) = P OR Q
Src: i-programmer.infoNOT(P) NAND NOT(Q) = P OR Q
Claude_Shannon 1937년 MIT 석사논문
〈릴레이와 스위치 회로를 기호로 분석하기〉[1]〈A Symbolic Analysis of Relay and Switching Circuits〉
임의의 (불 논리식)에 해당하는 (스위치 회로)가 있고, vice versa.
즉 (스위치 회로)와 불_논리,Boolean_logic가 같다. (같다는건 당근 same이 아니고 equivalent겠지. chk. 나중에 논문도 chkout)
〈릴레이와 스위치 회로를 기호로 분석하기〉[1]〈A Symbolic Analysis of Relay and Switching Circuits〉
임의의 (불 논리식)에 해당하는 (스위치 회로)가 있고, vice versa.
즉 (스위치 회로)와 불_논리,Boolean_logic가 같다. (같다는건 당근 same이 아니고 equivalent겠지. chk. 나중에 논문도 chkout)
교재 ¶
----
- [1] 논문제목번역: SNU이광근 컴퓨터과학이 여는 세계 p63